





COMUNICACIÓN SERIE PARA SISTEMAS BASADOS EN MICROCONTROLADORES PIC

MÓDULO SSP (SYNCHRONOUS SERIAL PORT)
INTERFACE I2C





MÓDULO SSP (*SYNCHRONOUS SERIAL PORT*)

- Puerto Serie Síncrono: Interface de Comunicación Serie Síncrona
- Pensado para comunicación con otros Microcontroladores o Periféricos:


EEPROM serie (almacenamiento de datos no volátiles)
Registros de Desplazamiento (expansión de entradas y/o salidas)
Drivers de Displays (reducción de conexiones)
Conversores A/D (digitalización externa de señales)
....


- Modos de Operación posibles del módulo SSP:
 - **SPI** (*Serial Peripheral Interface*): Interface de Periféricos Serie
SPI: Es una Marca Registrada de Motorola Corporation
 - **I2C** (*Inter-Integrated Circuit*): Entre Circuitos Integrados
I2C: Es una Marca Registrada de Philips



El bus I2C en general

- Es un interface síncrono **a 2 hilos** pensado para la comunicación entre C.I. y desarrollado por Philips Corporation. Es un bus estándar para muchos equipos de consumo y telecomunicaciones
- Las dos líneas de comunicación corresponden a **reloj (SCL)** y **datos (SDA)**. Las transferencias son por tanto semi-dúplex.
- En el bus debe existir al menos un **dispositivo Maestro** que genera la señal de reloj y **uno o varios Esclavos** que reciben tal señal SCL.
- El dispositivo Maestro es el único que tiene capacidad de **iniciar la transferencia**, decidir **con quién se realiza**, el **sentido** de la misma (envío o recepción del Maestro) y cuándo se **finaliza**
- Cada dispositivo esclavo conectado al bus tiene asignada una **dirección única** codificada en 7 (ó en 10 bits de manera opcional)
- Se admite la presencia de **varios Maestros en el bus** (sistema multi-Maestro) con un **arbitraje** que asegura que en cada instante **sólo hay uno dominante**





(1) SDA and SCL are not used here but may be used for other functions.

(2) To input filter.

(3) Only the active master can enable its current-source pull-up circuit


(4) Dotted transistors are optional open-drain outputs which can stretch the serial clock signal SCLH.

Sólo uno de los Maestros puede estar manejando la línea SCL




ESTADOS EN EL BUS I2C: Inicio y Final de transferencia

- En el ESTADO INACTIVO, las líneas SDA y SCL se encuentran a “1”: los transistores de las etapas de salida de todos los dispositivos se encuentran en corte
- El INICIO de transferencia se produce cuando aparece una transición de “1” a “0” en la línea SDA manteniéndose la línea de reloj SCL a “1”




- El FIN de transferencia es por transición de “0” a “1” en SDA cuando SCL está a “1”



En una transmisión, SDA sólo puede cambiar cuando SCL="0" si no, se interpretaría como START ó STOP




Condición de START (S) seguida de Transferencia



START y STOP sólo pueden ser generados por el Maestro

Transferencia finalizada con STOP (P)





- Cuando un Maestro decide iniciar una transferencia, **envía primero la dirección** del dispositivo con el que quiere “hablar”.
- Todos los dispositivos “escuchan” para determinar **si la dirección colocada en el bus es la suya**. Acompañando a la dirección aparece un **bit $R/\overline{W}$** que indica al esclavo destinatario si el Maestro quiere “leer” (recibir si $R/\overline{W}=1$) del Esclavo o si el Maestro quiere “escribir” (enviar si $R/\overline{W}=0$) en el Esclavo.
- El Maestro y el Esclavo direccionado se deben encontrarse siempre en **estados opuestos**:

Maestro emite / Esclavo recibe
Maestro recibe / Esclavo emite


- En cualquiera de los casos, el Maestro será el que **genere la señal de reloj en SCL**
- Si hay más de un Maestro en el bus, se debe producir un **arbitraje** cuando $SCL=1$: el Maestro que envía un “1” y detecta un “0” en la línea SDA “pierde” en el arbitraje y desactiva su salida de datos (aunque podría seguir generando flancos en la línea SCL hasta que finalizara el envío del byte donde “perdió” el control del bus)




Direcccionamiento de Dispositivos en el bus I2C

Hay dos formatos de direccionamiento posibles (se elige uno):

a) Formato de 7 bits: (A7-A6-...-A1)




b) Formato de 10 bits: (A9-A8-A7-...-A0)





Reconocimiento de Transferencia ($\overline{\text{ACK}}$)


- Los datos se transmiten en paquetes de 8 bits (bytes), no hay límite en cuanto a número de bytes, pero **después de cada byte** se debe intercalar un **bit de reconocimiento ($\overline{\text{ACK}}$)** por parte del dispositivo receptor
- Si es el Esclavo el receptor y **no genera el bit de reconocimiento** después de cada byte, el Maestro **debe abortar la transferencia generando un bit de fin (STOP)**
- Dado que las etapas de salida son de drenador abierto, **los niveles lógicos “0” son dominantes** en las líneas, por tanto el **Esclavo debe dejar su salida SDA a “1”** para que el Maestro **pueda generar el STOP** (paso de “0” a “1” con SCL=“1”)
- Si el dispositivo **Maestro es el receptor**, genera un ACK **tras cada byte recibido**, permitiendo al Esclavo que continúe enviando bytes. Si el Maestro **decide finalizar la transferencia**, genera un bit de **STOP** en lugar de colocar un bit de reconocimiento
- Si el Esclavo necesita **retardar el envío del siguiente byte** (porque no lo tiene todavía disponible, p.e.), puede situar la línea SCL en estado bajo y forzar al Maestro a situarse en un estado de “Espera” puesto que no se podrían generar flancos en SCL



En SDA se tiene la función AND de estas 2 salidas


Reconocimiento o no del dato

CRONOGRAMAS






Secuencia de Transmisión del Maestro



Secuencia de Recepción del Maestro




Si las direcciones fueran de 10 bits se deberían enviar dos bytes



Repetición de START (Sr)

Si un dispositivo Maestro no desea abandonar el bus tras una transferencia, en lugar de generar un bit de STOP y volver a generar el nuevo START, puede generar una **Repetición de START** (Sr)

La Repetición de START es idéntica a la condición de START (SDA pasa de 1 a 0 con SCL en estado alto) pero se produce tras un pulso de reconocimiento de bus (ACK) y no desde un estado inactivo






Buses con varios Maestros y arbitraje

El arbitraje para el dominio del bus I2C por parte de un único Maestro tiene lugar sobre la línea SDA cuando la línea SCL está en estado alto.

El Maestro que coloca un “uno” y lee un “cero” en SDA pierde el arbitraje y anula su etapa de salida de datos hasta el final del byte donde perdió el arbitraje


Algunos Maestros pueden pasar al modo Esclavo en cuanto pierden el control del bus





Sincronización de Relojes en bus Multi-maestro

- La sincronización de los relojes se produce **después de que los dispositivos hayan iniciado el arbitraje del bus**. Las transiciones en la línea de reloj (SCL) inician el proceso de cuenta de los tiempos en los estados alto y bajo para cada reloj. Si un dispositivo pone su etapa de salida de reloj en estado bajo, resultaría dominante por el *wire-and* existente en la línea SCL
- Por tanto la transición de 0 a 1 en la etapa de salida de un reloj puede que no cambie el estado de la línea SCL **si hay otro dispositivo que la mantiene a 0**, deberá introducir esperas internas hasta que SCL pasa a 1. Cuando esto se produce, todos los dispositivos empiezan a contar el tiempo que tienen que estar en estado alto. El primer dispositivo que cambia a 0 marca el tiempo en estado alto de la línea SCL





El interface I2C en los microcontroladores PIC

Existen dos tipos de módulos SSP en los microcontroladores PIC:

- **BSSP Basic Synchronous Serial Port**, que para el bus I2C implementa:

Modo Esclavo: completo por hardware

Modo Maestro: solo detección de bits de START y STOP por hardware,
(el resto debería realizarse por software)

* Algunos PIC con BSSP: 16C64, 16C65, 16C73, 16C74,...

- **MSSP Master Synchronous Serial Port**, que para el bus I2C implementa

Modo Esclavo: completo por hardware

Modo Maestro: completo por hardware

* Algunos PIC con MSSP: 16F87x

En lo relativo al modo SPI: BSSP y MSSP ambos son idénticos




Módulo MSSP I2C

- Implementa **todas las funciones** del **Maestro** y del **Esclavo** en un bus I2C por hardware
- Permite detectar las condiciones START y STOP en el bus **por interrupción**
- Permite emplear **direcciones de 7 ó de 10 bits** como Esclavo
- Se puede seleccionar uno de los siguientes modos de operación:
 - Esclavo I2C con **dirección de 7 bits**
 - Esclavo I2C con **dirección de 10 bits**
 - Maestro I2C con reloj SCL de **frecuencia = $F_{osc}/(4*(SSPADD+1))$**
- El módulo MSSP dispone de 6 registros asociados:

SSPCON	Registro de Control
SSPCON2	Registro de Control 2
SSPSTAT	Registro de Estado
SSPADD	Registro de Dirección
SSPBUF	Buffer de Transmisión/Recepción
SSPSR	Registro de Desplazamiento Serie (no accesible)

Módulo **MSSP** I2C: Diagrama de Bloques en MODO ESCLAVO





Módulo MSSP I2C: MODO ESCLAVO

- En modo ESCLAVO, los pines SCL y SDA se deben configurar siempre como **entradas** en el TRISC, en el supuesto de que el módulo deba manejar la línea SDA/RC4 para realizar un envío, la salida interna se superpondrá al sentido definido con TRISC<4>=1
- Cuando se da una **coincidencia** entre la **dirección** que aparece en el bus y la que tiene asignada el Esclavo, el hardware generará de manera automática el **bit de reconocimiento** $\overline{\text{ACK}}$ sobre la línea SDA, lo mismo sucederá **tras haber detectado coincidencia en la dirección** después de cada dato que se complete salvo que los flags BF (buffer lleno) ó SSPOV (over flow) estén activos:


Status Bits as Data Transfer is Received		SSPSR → SSPBUF	Generate $\overline{\text{ACK}}$ Pulse	Set bit SSPIF (SSP Interrupt occurs if enabled)
BF	SSPOV			
0	0	Yes	Yes	Yes
1	0	No	No	Yes
1	1	No	No	Yes
0	1	Yes	No	Yes

Note: Shaded cells show the conditions where the user software did not properly clear the overflow condition.



I2C ESCLAVO: Direccionamiento

- Después de habilitar el módulo MSSP, éste se queda esperando por una **condición de START**. Tras ésta, se introducen 8 bits en SSPSR (SDA se muestrea en los flancos de subida de SCL).
- Se comparan 7 de los bits recibidos SSPSR<7:1> con la dirección almacenada en SSPADD y **si coincide y además BF y SSPOV están a 0**, se dan los eventos:
 - a) SSPBUF se carga con el contenido de SSPSR
 - b) El flag BF se pone a 1 en el 8º flanco de bajada en SCL
 - c) Se genera un pulso de reconocimiento $\overline{ACK}$
 - d) El flag SSPIF se pone a 1 en el 9º flanco de bajada de SCL






I2C ESCLAVO: Direccionamiento (II)

- Si se emplea un modo de **direccionamiento de 10 bits**, se precisan **dos bytes** para la recepción de la dirección completa del esclavo
- El primer byte está formado por el siguiente contenido: **1 1 1 1 0 A9 A8 0** los 5 primeros bits son fijos (11110) y luego aparecen **los dos bits de mayor peso** de la dirección (A9 y A8) seguidos de un “0” para indicar escritura ya que el esclavo debe recibir el segundo byte a continuación.
- En caso de coincidencia con el contenido de SSPADD, el **flag UA** (SSPSTAT<1>) se **pondrá a “1” para indicar al esclavo que debe colocar el resto de la dirección en SSPADD**. Mientras tanto la línea SCL queda retenida a “0” por el esclavo para que le dé tiempo a éste a colocar la segunda parte de la dirección.
- En cuanto **se carga el 2º byte en SSPADD**, UA vuelve a 0 y SCL queda liberada para que el Maestro vuelva a generar flancos.
- Después de recibir el 2º byte y **haya coincidencia o no** con la dirección, se debe volver a cargar en SSPADD la parte alta de la dirección para el siguiente envío



I2C ESCLAVO: Recepción

- Se produce cuando **hay una coincidencia de dirección y además el bit $\overline{R/\overline{W}}$ es 0** (el que acompaña a la dirección). En ese caso el bit $\overline{R/\overline{W}}$ de SSPSTAT se pone a 0, se genera el pulso de reconocimiento en SDA y la dirección recibida se carga en SSPBUF (si no se dió una condición de over flow con BF ó SSPOV a 1)




Cronograma de Recepción con Dirección de 7 bits




I2C ESCLAVO: Transmisión

- Se da si hay una **coincidencia con la dirección en el bus y además el bit $R/\bar{W}$ es 1** (el adjunto a la dirección). En ese caso el bit $R/\bar{W}$ de SSPSTAT se pone a 1, se genera el pulso de reconocimiento en SDA y la dirección recibida se carga en SSPBUF.
- Se **retiene la generación de reloj del Maestro** porque el Esclavo mantiene SCL a 0 mientras prepara el envío. El **dato que el Esclavo debe enviar lo carga en SSPBUF** que a su vez carga a SSPSR. Para liberar la línea SCL, se debe poner el bit CKP a 1 por software ya que se puso a 0 por hardware (CKP=SSPCON<4> “está listo el dato”)



I2C ESCLAVO: Transmisión (II)

- Si al finalizar el envío de un byte por parte del Esclavo, el Maestro **no sitúa el pulso de reconocimiento en la línea SDA** (no hay ACK), se interpreta que **se acabó la transferencia de datos**, se resetea la lógica del Esclavo y queda a la espera de un nuevo START




Si por el contrario, se recibe un ACK del Maestro, el Esclavo debe continuar enviando bytes, para lo cual debe cargar el nuevo dato en SSPBUF y liberar la línea SCL con CKP=1



I2C ESCLAVO: “Llamada general” en el bus I2C

- La “**llamada general**” en el interface I2C es un envío con una dirección válida **para todos los esclavos** que se encuentren presentes en el bus. La dirección que coloca el Maestro consiste en 7 ceros seguido de R/W = 0. En este caso, todos los Esclavos deberían responder con el pulso de reconocimiento $\overline{\text{ACK}}$.
- Para el dispositivo Esclavo implementado con los microcontroladores PIC, esa situación **se identifica si el bit GCEN** (SSPCON2<7>) está a uno. Tras el bit de START, se introducen los otros 8 bits en SSPSR y si coinciden con una “llamada general”, se transfiere SSPSR a SSPBUF y se ponen a 1 los flags BF y SSPIF






I2C ESCLAVO: Funcionamiento en modo SLEEP

- Si el dispositivo **se ha definido como Esclavo**, puede recibir direcciones y datos aunque se encuentre dormido (SLEEP) ya que no tiene que generar el reloj SCL de la transferencia sino que lo recibe.
- Cuando se dé una **coincidencia entre la dirección que aparece en el bus y la asignada al dispositivo** o cuando se haya completado una transferencia, el microcontrolador puede despertarse si las **máscaras SSPIE** y la de periféricos **PEIE** están activadas.
- Si además lo está la **máscara global GIE**, se despierta con **una interrupción**

Módulo **MSSP** I2C: Diagrama de Bloques en MODO MAESTRO





Módulo MSSP I2C: MODO MAESTRO

- En modo Maestro, las líneas SDA y SCL son manejadas por el hardware del módulo MSSP, no es necesario definir su dirección en TRISC
- Se dispone de circuitos lógicos para detección de START (S) y STOP (P) y su aparición queda reflejada en los bits S y P de SSPSTAT. Estos bits son de sólo lectura y quedan a cero tras un reset o cuando el módulo MSSP está desactivado
- El flag SSPIF que permite interrupciones es sensible a los siguientes eventos:
 - Condición de START
 - Transferencia de un byte
 - START repetido
 - Condición de STOP
 - Transmisión de ACK
- En buses multi-Maestro, el control del mismo sólo puede intentarse cuando el bit P está a 1 ó cuando el bus está inactivo (S y P a "0"). En este caso, la línea SDA será monitorizada para el arbitraje y comprobar si el nivel presente coincide con el nivel esperado y propuesto por el propio Maestro, esta verificación la realiza el hardware y el resultado queda reflejado en el bit de flag de colisiones BCLIF (PIR2<3>) si hay discrepancia y podría generar interrupción (su máscara es BCLIE = PIE2<3>).

I2C MAESTRO: GENERADOR DE RELACIÓN DE BAUDIOS (BRG)


- El **generador de relación de baudios (BRG)** empleado en el modo SPI es el utilizado para generar la frecuencia del reloj SCL. La frecuencia viene dada por la expresión:

$$F_{SCL} = \frac{F_{osc}}{4 \cdot (SSPADD + 1)}$$

En I2C las frecuencias “estándar” son:
100kHz, 400kHz y 1MHz



- Se emplean los **7 bits menos significativos del registro SSPADD**. En modo Maestro BRG se actualiza automáticamente con el cambio en SSPADD, pero en un bus multi-Maestro, se carga cuando SCL pasa de 0 a estado alto

Diagrama de
bloques de BRG



I2C MAESTRO: GENERADOR DE RELACIÓN DE BAUDIOS (II)

El contador BRG se decrementa **dos veces** **por ciclo de instrucción**, y marca un tiempo T_{BRG} patrón para establecer secuencias de STOP, START, etc





I2C MAESTRO: OPERACIÓN

- El Maestro **generará los flancos en SCL** y las condiciones de **START** y **STOP**.
- Una transferencia **finaliza** con una condición de **STOP** (P) o con una **repetición de START** (Sr), en este caso se trata también del inicio de la siguiente transferencia serie con lo que el **bus I2C no quedaría libre**
- El modo Maestro **funciona poniendo a “1” ó “0” los bits apropiados del registro SSPCON** y habilitando el módulo con el bit SSPEN. Son posibles 6 acciones:
 - Establecer una **condición de START** en las líneas SDA y SCL (bit SEN)
 - **Escribir un dato** en SSPBUF para iniciar una transmisión de dato o dirección
 - Configurar la entrada I2C para **recibir datos** (bit RCEN)
 - Generar un **pulso de reconocimiento (ACK)** (bit ACKEN)
 - Generar una **condición de STOP** en SDA y SCL (bit PEN)
 - Establecer una **repetición de START** en las mismas líneas (bit RSEN)
- Una acción generada por el Maestro **debe esperar a que finalice la anterior** (p.e. no se puede escribir el dato en SSPBUF hasta que se haya completado la condición START)



I2C MAESTRO: OPERACIÓN (II)

- Debe quedar claro que las acciones que va ejecutando el Maestro son totalmente independientes unas de otras.
- Como ejemplo: no es posible realizar en un solo paso la generación del bit de START y el envío de la dirección del Esclavo (éstas serían dos acciones independientes)
- Para realizar una transferencia completa por parte de un Maestro, emitiendo o recibiendo, será preciso encadenar las diferentes acciones individuales de la manera adecuada, interpretando los resultados obtenidos y los estados presentes en el bus de manera previa a la ejecución de la siguiente acción
- Será necesario que el Maestro compruebe que la acción que él está “intentando” realizar, efectivamente se produce como verificación a su “dominio” sobre el bus
- Si el microcontrolador no dispusiera de módulo MSSP para realizar las acciones por hardware, debería ejecutar cada una de ellas mediante código interno (firmware). También es posible que aún disponiendo de módulo MSSP, se prescinda de la implementación hardware y se realice también en el firmware




I2C MAESTRO: OPERACIÓN (III)

- Ejemplo de Secuencia típica de transmisión de un byte por parte del Maestro:
 - a) Se **genera START** poniendo a 1 el bit de habilitación de START (SEN) del registro SSPCON2
 - b) Se esperará el tiempo necesario para **detectar START**, cuando se haya dado la condición, SSPIF=1 (se debe poner a 0 por software)
 - c) Se **carga SSPBUF con la dirección** a enviar por el bus y el bit R/W=0 (dir. 7 bits)
 - d) Los bits de la dirección van saliendo por la línea SDA hasta completar 8 bits
 - e) Se “lee” el **bit de reconocimiento** (ACK) recibido del esclavo y se introduce ese bit en SSPCON2<6>
 - f) Al final del 9º flanco en SCL, se pone SSPIF=1 (hay que resetearlo)
 - g) Se **cargan en SSPBUF los 8 bits del dato** a enviar
 - h) Los bits del dato van saliendo por SDA hasta completar la transmisión
 - i) Se “lee” el **bit de reconocimiento** (ACK) y se graba su valor en SSPCON<6>
 - j) Al final del 9º flanco en SCL se pone el flag SSPIF a 1 (a 0 por programa)
 - k) Se **genera una condición de STOP** poniendo a 1 el bit de habilitación de STOP (PEN) de SSPCON2
 - l) Una vez **detectada** la condición de **STOP**, se pone a 1 el flag SSPIF



Acción 1 de MAESTRO I2C: Generación de START

- Para generar condición de START, el usuario debe poner a 1 el bit SEN (SSPCON2<6>). Si los pines SCL y SDA están a 1, el generador de relación de baudios (BRG) se carga con el contenido de SSPADD<6:0> empezando a decrementarse. Si al llegar al final de la cuenta (T_{BRG}) se muestrean SCL y SDA y ambos permanecen a uno, el pin SDA se pone en estado bajo (es por tanto condición de START)
- Si se detecta la condición generada, el bit S (SSPSTAT<3>) se pone a 1, se cargará a continuación de nuevo BRG y cuando haya transcurrido T_{BRG} , el bit SEN se pondrá a 0 por hardware. Si se intenta escribir en SSPBUF durante secuencia de START, entonces bit WCOL=1 y no cambia SSPBUF



Si SCL y SDA no estuvieran a 1, se considera colisión en el bus (BCLIF=1), se para la generación de START y se pasa a estado inactivo en I2C

Generación de START



MAESTRO I2C: COLISIONES

- Resulta importante distinguir entre los flags WCOL y BCLIF ya que los dos son indicadores de conceptos distintos de colisiones:

WCOL es un **indicador de “colisión” por acceso al registro SSPBUF** debido al intento de escritura en un estado no válido del bus I2C si el dispositivo es Maestro o con intento de escritura en SSPBUF cuando todavía se está enviando un dato anterior

BCLIF es un **indicador de “colisión” en el bus I2C** (otro tipo por tanto), se produce cuando estando la línea SCL libre, y el estado esperado en SDA es el “1” pero el muestreado resulta ser el “0”.

La colisión puede darse durante un **START**, un **STOP** o una **Repetición de START**

BCLIF puede tener **asociada una interrupción**



Acción 2 de MAESTRO I2C: Transmisión de un byte


- El **envío de un byte**, sea dirección o dato se inicia con la **escritura** del mismo en el registro **SSPBUF**. Esto hará que el **flag BF se ponga a 1** y que el BRG se ponga en marcha. Cada bit saldrá por SDA en los flancos de bajada de la línea SCL.
- Tras la **salida del 8º bit por SDA**, el **flag BF se pone a 0** y el Maestro “**libera**” la **línea SDA** para que el Esclavo direccionado responda con el bit de reconocimiento (**ACK**).
- El **estado ACK** se carga en el bit **ACKSTAT** (=SSPCON2<6>) en el flanco de bajada del 9º pulso en SCL. Tras **completar el dato**, se da **SSPIF=1** y la **generación de reloj se suspende** hasta que se escriba un nuevo dato en SSPBUF, la línea SCL queda en estado bajo y SDA no cambia

FLAGS en Transmisión

- El **flag BF** (SSPSTAT<0>) es de solo lectura y se pone a 1 cuando se escribe un byte en SSPBUF, vuelve a 0 cuando hayan sido enviados los 8 bits
- El **bit WCOL** (SSPCON<7>) es de lectura/escritura y se pone a 1 cuando se intenta escribir en SSPBUF en el transcurso de un envío. Debe ponerse a 0 por software
- El **bit ACKSTAT** (SSPCON2<6>) es de lectura/escritura, se pone a 0 cuando el esclavo ha enviado un bit de reconocimiento (ACK) y a 1 si no lo ha enviado



I2C MAESTRO: Cronograma de Transmisión de un byte



Transmisión del byte
de dirección

Transmisión de un byte
de dato



Acción 3 de MAESTRO I2C: Recepción de un byte


- La recepción de un byte se inicia con la **puesta a "1"** del bit de habilitación de la recepción **RCEN** (SSPCON2<3>). Tras esa acción aparecerán los flancos en la línea SCL e irán entrando los bits por la línea SDA.
- Cuando se hayan **completado 8 flancos en SCL**, el bit **RCEN se pondrá a 0 de manera automática**, el contenido de SSPSR pasará a SSPBUF y flags BF y SSPIF se pondrán a 1. El reloj dejará de generar flancos, se detendrá y dejará la línea SCL a "0"
- El MSSP quedará ahora **inactivo y a la espera de otra acción**. Cuando se lea SSPBUF, el flag **BF se pondrá a 0 por hardware**. El Maestro podría enviar ahora el bit de **reconocimiento** al final de la recepción poniendo el bit **ACKEN=1** (SSPCON2<4>), pero eso ya formaría parte de otra acción

FLAGS en Recepción

- El **flag BF** (SSPSTAT<0>) en recepción se pone a 1 cuando se carga SSPBUF desde el registro SSPSR, se pondrá a 0 cuando se haya leído SSPBUF
- El **bit WCOL** (SSPCON<7>) se pone a 1 cuando se intenta escribir en SSPBUF cuando una recepción está en curso (SSPBUF no cambia)
- El **bit SSPOV** (SSPCON<6>) en recepción se pone a 1 cuando se ha completado un dato en SSPSR y el flag BF está todavía a 1 por una recepción previa




I2C MAESTRO: Cronograma de Recepción de un byte






I2C MAESTRO: Cronograma de Recepción de un byte (detalle)





Acción 4 de MAESTRO I2C: Generación de ACK

- La secuencia de generación de un **pulso de reconocimiento** (ACK) se activa mediante el **bit de habilitación ACKEN** (SSPCON2<4>). Si este bit está a 1, el pin SCL queda retenido a 0 y el contenido **del bit ACKDT** (SSPCON2<5>) aparece en la línea SDA.
- Si se desea **generar pulso de reconocimiento**, se debe colocar **ACKDT=0**, si se desea colocar **no reconocimiento**, **ACKDT** se debe poner **a 1**.
- Los tiempos para **generar el pulso ACK**, se basan en el empleo del generador de baudios: tras un tiempo T_{BRG} la línea SCL se libera (vuelve a 1). Tras detectar el flanco de subida, permanece a 1 durante un tiempo T_{BRG} . Transcurrido ese tiempo SCL vuelve a 0, el bit **ACKEN** **se borra de manera automática** y el módulo MSSP pasa a inactivo




Generación de ACK



Acción 5 de MAESTRO I2C: Generación de STOP

- La secuencia de STOP al final de una transmisión o recepción en la línea SDA se consigue poniendo a 1 el bit **PEN** (SSPCON2<2>).
- Al **acabar una transmisión la línea SCL queda en estado bajo**, si el bit **PEN se pone a 1, la línea SDA se pondrá a 0**, si se detecta esa situación, el BRG (generador de relación de baudios) contabilizará un tiempo igual a T_{BRG} y subirá SCL a 1 y volverá a contabilizar el mismo tiempo T_{BRG} para liberar la línea SDA (STOP)
- La condición será detectada por el **bit P** (SSPSTAT<4>) que se pone a 1, un tiempo T_{BRG} posterior, el bit PEN volverá a 0 por el propio hardware




Generación de STOP



Acción 6 de MAESTRO I2C: Repetición de START

- La repetición de START se puede producir si el bus está desocupado y se activa el **bit RSEN** (SSPCON2<1>). En ese momento se libera SDA que pasa a 1, tras un tiempo T_{BRG} SCL se libera también. SDA y SCL deben mantenerse ambos a 1 durante un tiempo T_{BRG} tras el cual se “baja” SDA manteniendo SCL a 1. Esta situación debe permanecer durante un tiempo T_{BRG} equivalente (véase cronograma inferior).
- Transcurrida esta secuencia**, el bit **RSEN** pasa a 0 de modo automático y deja la línea SDA a 0. Tan pronto como la condición de START se detecta en las líneas del bus, el **bit S** (SSPSTAT<3>) se pondrá a 1. El flag SSPIF se pondrá a 1 posteriormente una vez transcurrido un tiempo T_{BRG} .




Repetición de START



I2C Multi-MAESTRO: Arbitrajes y Colisiones

- Es posible el funcionamiento de **varios Maestros en un bus I2C** si existe un mecanismo **de arbitraje** entre ellos que haga posible que sólo un Maestro esté gobernando las líneas SCL y SDA del bus **durante una transferencia**
- SDA puede cambiar cuando SCL se encuentra estable. Si un Maestro **coloca un "1"** en su salida de datos en ese intervalo y **detecta un "0" en SDA**, determina que se ha producido una **COLISIÓN** en el bus.
- El efecto es que el **flag BCLIF** de ese Maestro se pone **a 1** y este flag puede tener asociada la generación de una **interrupción**. En caso de colisión se resetea el puerto I2C y pasa a estado inactivo. Tras atender la interrupción y cuando el bus se encuentre libre otra vez, puede intentar iniciar una nueva transferencia





Bits Asociados con el modo I2C

bit 7	<u>In I²C Master or Slave mode:</u> SMP 1 = Slew rate control disabled for standard speed mode (100 kHz and 1 MHz) 0 = Slew rate control enabled for high speed mode (400 kHz)	<- Para activar un control en la pendiente de cambio de salidas																
bit 6	CKE: SPI Clock Edge Select (Figure 9-2, Figure 9-3 and Figure 9-4) <u>SPI mode:</u> For CKP = 0 1 = Data transmitted on rising edge of SCK 0 = Data transmitted on falling edge of SCK For CKP = 1 1 = Data transmitted on falling edge of SCK 0 = Data transmitted on rising edge of SCK		<table> <tr> <td>R/W-0</td><td>R/W-0</td><td>R-0</td><td>R-0</td><td>R-0</td><td>R-0</td><td>R-0</td><td>R-0</td></tr> <tr> <td>SMP</td><td>CKE</td><td>D/A</td><td>P</td><td>S</td><td>R/W</td><td>UA</td><td>BF</td></tr> </table>	R/W-0	R/W-0	R-0	R-0	R-0	R-0	R-0	R-0	SMP	CKE	D/A	P	S	R/W	UA
R/W-0	R/W-0	R-0	R-0	R-0	R-0	R-0	R-0											
SMP	CKE	D/A	P	S	R/W	UA	BF											
	<u>In I²C Master or Slave mode:</u> 1 = Input levels conform to SMBus spec 0 = Input levels conform to I²C specs	<- Para niveles eléctricos SMBus o I2C (SMBus es una variante de I2C)																
bit 5	D/A: Data/Address bit (I²C mode only) 1 = Indicates that the last byte received or transmitted was data 0 = Indicates that the last byte received or transmitted was address																	
bit 4	P: STOP bit (I²C mode only. This bit is cleared when the MSSP module is disabled, SSPEN is cleared.) 1 = Indicates that a STOP bit has been detected last (this bit is '0' on RESET) 0 = STOP bit was not detected last	Registro SSPSTAT (0x94)																
bit 3	S: START bit (I²C mode only. This bit is cleared when the MSSP module is disabled, SSPEN is cleared.) 1 = Indicates that a START bit has been detected last (this bit is '0' on RESET) 0 = START bit was not detected last																	
bit 2	R/W: Read/Write bit Information (I²C mode only) This bit holds the R/W bit information following the last address match. This bit is only valid from the address match to the next START bit, STOP bit or not ACK bit. <u>In I²C Slave mode:</u> 1 = Read 0 = Write <u>In I²C Master mode:</u> 1 = Transmit is in progress 0 = Transmit is not in progress Logical OR of this bit with SEN, RSEN, PEN, RCEN, or ACKEN will indicate if the MSSP is in IDLE mode.																	
bit 1	UA: Update Address (10-bit I²C mode only) 1 = Indicates that the user needs to update the address in the SSPADD register 0 = Address does not need to be updated																	
bit 0	BF: Buffer Full Status bit <u>Receive (SPI and I²C modes):</u> 1 = Receive complete, SSPBUF is full 0 = Receive not complete, SSPBUF is empty <u>Transmit (I²C mode only):</u> 1 = Data transmit in progress (does not include the ACK and STOP bits), SSPBUF is full 0 = Data transmit complete (does not include the ACK and STOP bits), SSPBUF is empty																	

45

bit 7	WCOL: Write Collision Detect bit <u>Master mode:</u> 1 = A write to SSPBUF was attempted while the I2C conditions were not valid 0 = No collision <u>Slave mode:</u> 1 = SSPBUF register is written while still transmitting the previous word (must be cleared in software) 0 = No collision									
bit 6	SSPOV: Receive Overflow Indicator bit <u>In SPI mode:</u> 1 = A new byte is received while SSPBUF holds previous data. Data in SSPSR is lost on overflow. In Slave mode, the user must read the SSPBUF, even if only transmitting data, to avoid overflows. In Master mode, the overflow bit is not set, since each operation is initiated by writing to the SSPBUF register. (Must be cleared in software.) 0 = No overflow <u>In I²C mode:</u> 1 = A byte is received while the SSPBUF is holding the previous byte. SSPOV is a "don't care" in Transmit mode. (Must be cleared in software.) 0 = No overflow									
bit 5	SSPEN: Synchronous Serial Port Enable bit <u>In SPI mode:</u> When enabled, these pins must be properly configured as input or output 1 = Enables serial port and configures SCK, SDO, SDI, and SS as the source of the serial port pins 0 = Disables serial port and configures these pins as I/O port pins <u>In I²C mode:</u> When enabled, these pins must be properly configured as input or output 1 = Enables the serial port and configures the SDA and SCL pins as the source of the serial port pins 0 = Disables serial port and configures these pins as I/O port pins									
bit 4	CKP: Clock Polarity Select bit	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	
	<u>In SPI mode:</u>	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	
	1 = Idle state for clock is a high level	bit 7								bit 0
	0 = Idle state for clock is a low level									
	<u>In I²C Slave mode:</u> SCK release control 1 = Enable clock 0 = Holds clock low (clock stretch). (Used to ensure data setup time.) <u>In I²C Master mode:</u> Unused in this mode									
bit 3-0	SSPM3:SSPM0: Synchronous Serial Port Mode Select bits 0000 = SPI Master mode, clock = $F_{osc}/4$ 0001 = SPI Master mode, clock = $F_{osc}/16$ 0010 = SPI Master mode, clock = $F_{osc}/64$ 0011 = SPI Master mode, clock = TMR2 output/2 0100 = SPI Slave mode, clock = SCK pin. $\overline{SS}$ pin control enabled. 0101 = SPI Slave mode, clock = SCK pin. $\overline{SS}$ pin control disabled. $\overline{SS}$ can be used as I/O pin. 0110 = I²C Slave mode, 7-bit address 0111 = I²C Slave mode, 10-bit address 1000 = I²C Master mode, clock = $F_{osc} / (4 * (SSPADD+1))$ 1011 = I²C Firmware Controlled Master mode (slave idle) 1110 = I²C Firmware Controlled Master mode, 7-bit address with START and STOP bit interrupts enabled 1111 = I²C Firmware Controlled Master mode, 10-bit address with START and STOP bit interrupts enabled 1001, 1010, 1100, 1101 = Reserved									

Register SSPCON
(0x14)

46

Registro SSPCON (0x14)

Comunicación Serie:

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN
bit 7							bit 0



Bits Asociados con el modo I2C

bit 7	GCEN: General Call Enable bit (In I ² C Slave mode only) 1 = Enable interrupt when a general call address (0000h) is received in the SSPSR 0 = General call address disabled
bit 6	ACKSTAT: Acknowledge Status bit (In I ² C Master mode only) <u>In Master Transmit mode:</u> 1 = Acknowledge was not received from slave 0 = Acknowledge was received from slave
bit 5	ACKDT: Acknowledge Data bit (In I ² C Master mode only) <u>In Master Receive mode:</u> Value that will be transmitted when the user initiates an Acknowledge sequence at the end of a receive. 1 = Not Acknowledge 0 = Acknowledge
bit 4	ACKEN: Acknowledge Sequence Enable bit (In I ² C Master mode only) <u>In Master Receive mode:</u> 1 = Initiate Acknowledge sequence on SDA and SCL pins and transmit ACKDT data bit. Automatically cleared by hardware. 0 = Acknowledge sequence idle
bit 3	RCEN: Receive Enable bit (In I ² C Master mode only) 1 = Enables Receive mode for I ² C 0 = Receive idle
bit 2	PEN: STOP Condition Enable bit (In I ² C Master mode only) <u>SCK Release Control:</u> 1 = Initiate STOP condition on SDA and SCL pins. Automatically cleared by hardware. 0 = STOP condition idle
bit 1	RSEN: Repeated START Condition Enable bit (In I ² C Master mode only) 1 = Initiate Repeated START condition on SDA and SCL pins. Automatically cleared by hardware. 0 = Repeated START condition idle
bit 0	SEN: START Condition Enable bit (In I ² C Master mode only) 1 = Initiate START condition on SDA and SCL pins. Automatically cleared by hardware. 0 = START condition idle

Registro SSPCON2
(0x91)

Note: For bits ACKEN, RCEN, PEN, RSEN, SEN: If the I²C module is not in the IDLE mode, this bit may not be set (no spooling), and the SSPBUF may not be written (or writes to the SSPBUF are disabled).



Registros y bits Asociados con el Modo I2C

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	Value on: MCLR, WDT
0Bh, 8Bh, 10Bh, 18Bh	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000u
0Ch	PIR1	PSPIF ⁽¹⁾	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	0000 0000	0000 0000
8Ch	PIE1	PSPIE ⁽¹⁾	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	0000 0000	0000 0000
0Dh	PIR2	—	(2)	—	EEIF	BCLIF	—	—	CCP2IF	-r-0 0--0	-r-0 0--0
8Dh	PIE2	—	(2)	—	EEIE	BCLIE	—	—	CCP2IE	-r-0 0--0	-r-0 0--0
13h	SSPBUF	Synchronous Serial Port Receive Buffer/Transmit Register								xxxx xxxx	uuuu uuuu
14h	SSPCON	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	0000 0000	0000 0000
91h	SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	0000 0000	0000 0000
93h	SSPADD	I ² C Slave Address/Master Baud Rate Register								0000 0000	0000 0000
94h	SSPSTAT	SMP	CKE	D/Ā	P	S	R/Ā	UA	BF	0000 0000	0000 0000